PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-247575

(43)Date of publication of application: 19.09.1997

(51)Int.CI.

HO4N 5/46 HO4N 5/66

(21)Application number : 08-049936

(71)Applicant: MATSUSHITA ELECTRIC IND CO

LTD

(22)Date of filing:

07.03.1996

(72)Inventor: HATANO TAKAHISA


FUNAMOTO TARO KAMEOKA FUMIO SHINDO YOSHIKUNI

(54) SCANNING LINE CONVERTER

(57)Abstract:

PROBLEM TO BE SOLVED: To prevent the deterioration of a vertical resolution by adding offsets to the coefficient of interpolation in an odd-numbered field and an even- numbered field in scanning line conversion.

SOLUTION: This converter is provided with a timing generation circuit 7 for discriminating the odd-numbeved/even-numbered fields and interlace/non-interlace of input signals and generating an interpolation coefficient for performing vertical interpolation in the scanning line conversion and a synchronizing signal generation circuit 6 for generating the respective kinds of pulses for driving a liquid crystal panel. The timing generation circuit provides the interpolation coefficient with the offset for each field by performing reset for each frame and prevents the degradation of the vertical resolution. The synchronizing signal generation circuit 6 generates stable synchronizing signals even for non-standard signals by performing reset for each field.



LEGAL STATUS

[Date of request for examination]

08.06.2000

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3259628

[Date of registration]

14.12.2001

[Number of appeal against examiner's decision

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-247575

(43)公開日 平成9年(1997)9月19日

							
(51) Int.Cl. ⁶		識別記号	庁内整理番号	FΙ			技術表示箇所
• • • • •	5/46			H04N	5/46		
	5/66				5/ 66	Z	


		審查請求	未請求 請求項の数6 OL (全 11 頁)		
(21)出願番号	特願平8-49936	(71) 出願人	000005821 松下電器産業株式会社		
(22)出顧日	平成8年(1996)3月7日	大阪府門真市大字門真1006番地			
		(72) 発明者	幡野 貴久 大阪府茨木市松下町1番1号 株式会社松 下エーヴィシー・テクノロジー内		
		(72)発明者	船本 太朗 大阪府茨木市松下町1番1号 株式会社松 下エーヴィシー・テクノロジー内		
		(72) 発明者	亀岡 二未王 大阪府茨木市松下町1番1号 株式会社松 下エーヴィシー・テクノロジー内		
		(74)代理人	弁理士 滝本 智之 (外1名) 最終頁に続く		

(54) 【発明の名称】 走査線変換装置

(57) 【要約】

【課題】 走査線変換において奇数フィールドと偶数フ ィールドで補間の係数にオフセットをつけることで垂直 解像度の劣化を防ぐ。

【解決手段】 入力信号の奇数/偶数フィールド、イン ターレース/ノンインターレースを判別し、走査線変換 での垂直補間を行うための補間係数を発生させるタイミ ング発生回路7と、液晶パネルを駆動させるための各種 パルスを発生させる同期信号発生回路6と備え、タイミ ング発生回路7は毎フレームごとにリセットを行うこと で補間係数をフィールドごとにオフセットをもたし垂直 解像度の劣化を防ぎ、同期信号発生回路6は毎フィール ドごとにリセットを行うことで、非標準信号でも安定な 同期信号を発生させることができる。



- 1

【特許請求の範囲】

【請求項1】 入力信号のインターレース/ノンインターレース信号および、奇数/偶数フィールドの極性判別を行い、インターレース信号の場合に奇数フィールドと偶数フィールドで異なる補間処理を行なう走査線変換装置。

【請求項2】 入力信号がノンインターレース信号の場合に垂直補間を行うための補間タイミング発生回路のリセットは毎フレームごとに行い、表示手段を駆動するために必要な各種パルスを発生させる同期信号発生回路のリセットは毎フィールドごとに行うことを特徴とする走査線変換装置。

【請求項3】 入力信号の水平同期信号および垂直同期信号を検出する同期分離回路と、入力信号のフィールド極性を判別するフィールド判別回路と、入力信号の水平走査線の走査線数を変換する走査線数変換回路と、前記第1の遅延器の出力を1水平期間遅延させる第1の遅延器の出力を1水平期間遅延させる第2の遅延器と、前記タイミング発生回路と連動とを査線変換に用いるためのパルスおよび垂直内挿係発生させるタイミング発生回路と、前記タイミング発生回路の出力に応じて前記第1、第2の遅延器の出力から信号を内挿する補間回路を備えた走査線変換装置。

入力信号の水平同期信号および垂直同期 【請求項4】 信号を検出する同期分離回路と、入力信号のフィールド を判別するフィールド判別回路と、入力信号の水平走査 線の走査線数を変換する走査線数変換回路と、前記走査 線変換回路の出力を1水平期間遅延させる第1の遅延器 と、前記第1の遅延器の出力を1水平期間遅延させる第 2 の遅延器と、前記同期信号分離回路の出力から走査線 変換後の水平同期信号および垂直同期信号を作成する同 期信号発生回路と、前記タイミング発生回路と連動して 走査線変換に用いるためのパルスおよび垂直内挿係数を 発生させるタイミング発生回路と、前記タイミング発生 回路の出力に応じて前記第1、第2の遅延器の出力から 信号を内挿する補間回路と、入力信号の形式に応じて前 記同期信号発生回路およびタイミング発生回路のリセッ ト信号を制御する制御回路を備えた走査線変換装置。

【請求項5】 入力信号の水平同期信号および垂直同期信号を検出する同期分離回路と、入力信号のフィールドを判別するフィールド判別回路と、入力信号の水平走査線の走査線数を変換する走査線数変換回路と、前記走査線変換回路の出力を1水平期間遅延させる第1の遅延器の出力を1水平期間遅延させる第2の遅延器と、前記同期信号分離回路の出力から走査線変換後の水平同期信号および垂直同期信号を作成する同期信号発生回路と、入力信号の信号形式がインターレースかノンインターレースなのか判別するインターレース制別回路と、前記タイミング発生回路およびインターレース判別回路と連動して走査線変換に用いるためのパル

2

スおよび垂直内挿係数を発生させるタイミング発生回路と、前記タイミング発生回路の出力に応じて前記第1、第2の遅延器の出力から信号を内挿する補間回路と、入力信号の形式に応じて前記同期信号発生回路およびタイミング発生回路のリセット信号を制御する制御回路を備えた走査線変換装置。

入力信号の水平同期信号および垂直同期 【請求項6】 信号を検出する同期分離回路と、入力信号のフィールド を判別するフィールド判別回路と、入力信号の水平走査 線の走査線数を変換する走査線数変換回路と、前記走査 線変換回路の出力を1水平期間遅延させる第1の遅延器 と、前記第1の遅延器の出力を1水平期間遅延させる第 2 の遅延器と、前記同期信号分離回路の出力から走査線 変換後の水平同期信号および垂直同期信号を作成する同 期信号発生回路と、入力信号の信号形式がインターレー スかノンインターレースなのか判別するインターレース 判別回路と、前記タイミング発生回路およびインターレ ース判別回路と連動して走査線変換に用いるためのパル スおよび垂直内挿係数を発生させるタイミング発生回路 と、前記タイミング発生回路の出力に応じて前記第1、 第2の遅延器の出力から信号を内挿する補間回路と、入 力信号の形式に応じて前記同期信号発生回路およびタイ ミング発生回路のリセット信号を制御する制御回路と、 入力信号の垂直同期信号に同期して同期信号発生回路お よびタイミング発生回路の各種出力パルスを強制的に初 期化することができる機能を備えた走査線変換装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、液晶ディスプレイを中心とする電子機器における走査線変換装置に関するものである。

[0002]

【従来の技術】従来、入力信号の画素数と異なる画素数 をもつ液晶パネルなどの表示素子に画像を表示するため には走査線変換装置が用いられている。走査線変換を行 うための動作としては例えば電子通信学会編「ディジタ ル信号処理の応用」271頁に示されているディジタル ビデオ処理操作の一例が挙げられる。以下、図面を参照 しながら、従来の走査線変換装置について説明する。 【0003】図10は従来の走査線変換装置の縮小の場 合の系統図、図11に内挿縮小動作を示した図である。 【0004】図10において20は基準カウンター、2 1は比較器、22はレジスタ、23は加算器、24は内 挿回路、25はメモリ、26はアドレス発生回路であ る。また図8は縮小率が0.6の場合の動作原理を示し たものである。図8で入力信号の短い縦線は原画信号の サンプル値を表し、黒ドットが新しく内挿により作成す ることが必要な値である。最初に縮小率の逆数 SH= (標準画面寸法) / (縮小さるべき寸法) が入力される。このSHはレジスタと加算器よりなるΣ

SH 回路に加えられる。ΣSH回路は比較器の出力に 一致パルスが出現するごとにSHステップで積分を行う ものである。

【0005】さて、この積分出力である∑SHの整数部は、基準カウンターの出力と比較され、値が等しいとき比較器は一致パルスを発生する。この一致パルスは、内挿すべきサンプル点の位置を示すものである。一方、∑SHの小数部は、その時点における内挿の係数として用いられる。このように内挿の結果得られたサンプル値は、一致パルスからカウンターによって作られる書き込みアドレスに従って、メインメモリ上の所定の位置に書き込まれる。

【0006】このようにして、一致パルスが発生するごとに新たな画素データを内挿してメモリに書き込むことにより、メモリ上に縮小画像を形成することができるので、これを標準スピードで読み出してDーA変換すれば、縮小されたアナログ画像信号が得られるわけである。上記例は水平縮小の例を述べたが垂直の場合も同様でクロックが水平同期信号に同期したパルスとなる。

【0007】このようにサンプル数を変換するには基準となるクロック(もしくは水平同期パルス)をもとに内挿するためのサンプル点と内挿係数の算出およびメモリによるデータ列成形が必要である。

【0008】また、例えばNTSCなどのテレビ信号に対しては走査線数を2倍にしてVGA(画素数640×480)パネルに写すような構成が一般的である。このとき走査線数を2倍にするには入力信号をFIFOに書き込み、書き込みの2倍の速度で1ラインを2回ずつ読み出すことで走査線を2倍に変換する構成が通常用いられているが、この構成だと簡単な構成のため、フィールドメモリは不要でFIFO(ラインメモリ)のみで済むが、インターレースにならないため垂直解像度が劣化する。垂直解像度を確保するためには、フィールドメモリーを必要とする。

[0009]

【発明が解決しようとする課題】このように、 NTS Cなどインターレース信号に対応する場合、垂直解像度を確保しつつ走査線変換を行うには、フィールドメモリを用いる必要があることからコストが高くなるという問題点があった。

【0010】本発明は前記課題に鑑み、少ない回路規模にかかわらず、垂直解像度の劣化がない走査線変換装置を提供するものである。

[0011]

【課題を解決するための手段】前記課題を解決するために、本発明の走査線変換装置は入力信号の水平同期信号および垂直同期信号を検出する同期分離回路と、入力信号のフィールド極性を判別するフィールド判別回路と、入力信号の水平走査線の走査線数を変換する走査線数変 50

4

換回路と、前記走査線変換回路の出力を1水平期間遅延 させる第1の遅延器と、前記第1の遅延器の出力を1水 平期間遅延させる第2の遅延器と、前記同期信号分離回 路の出力から走査線変換後の水平同期信号および垂直同 期信号を作成する同期信号発生回路と、入力信号の信号 形式がインターレースかノンインターレースなのか判別 するインターレース判別回路と、前記タイミング発生回 路およびインターレース判別回路と連動して走査線変換 に用いるためのパルスおよび垂直内挿係数を発生させる タイミング発生回路と、前記タイミング発生回路の出力 に応じて前記第1、第2の遅延器の出力から信号を内挿 する補間回路と、入力信号の形式に応じて前記同期信号 発生回路およびタイミング発生回路のリセット信号を制 御する制御回路と、入力信号の垂直同期信号に同期して 同期信号発生回路およびタイミング発生回路の各種出力 パルスを強制的に初期化することができる機能を備えた ことを特徴としたものである。

[0012]

【発明の実施の形態】本発明の請求項1に記載の走査線変換装置は、入力信号がインターレース/ノンインターレース信号および、奇数/偶数フィールドの極性の判別を行い、インターレース信号の場合に奇数フィールドと偶数フィールドで補間処理を違えることでで垂直解像度を劣化させずに走査線変換を行うことができるという作用を有する。

【0013】本発明の請求項2に記載の走査線変換装置は、入力信号がノンインターレース信号の場合に垂直補間を行うための補間タイミング発生回路のリセットは毎フレームごとに行い、液晶パネルを駆動するために必要な各種パルスを発生させる同期信号発生回路のリセットは毎フィールドごとに行うことで非標準信号にも安定な同期が得られ、かつ垂直解像度を劣化させずに走査線変換を行うことができるという作用を有する。

【0014】本発明の請求項3に記載の走査線変換装置 は、入力信号の水平同期信号および垂直同期信号を検出 する同期分離回路と、入力信号のフィールド極性を判別 するフィールド判別回路と、入力信号の水平走査線の走 査線数を変換する走査線数変換回路と、前記走査線変換 回路の出力を1水平期間遅延させる第1の遅延器と、前 記第1の遅延器の出力を1水平期間遅延させる第2の遅 延器と、前記同期信号分離回路の出力から走査線変換後 の水平同期信号および垂直同期信号を作成する同期信号 発生回路と、前記タイミング発生回路と連動して走査線 変換に用いるためのパルスおよび垂直内挿係数を発生さ せるタイミング発生回路と、前記タイミング発生回路の 出力に応じて前記第1、第2の遅延器の出力から信号を 内挿する補間回路を備えたことを特徴としており、偶数 フィールドと奇数フィールドで信号を内挿するための垂 直内挿係数を変えることで垂直解像度の劣化を防ぐとい う作用を有する。

【0015】本発明の請求項4に記載の走査線変換装置 は、入力信号の水平同期信号および垂直同期信号を検出 する同期分離回路と、入力信号のフィールドを判別する フィールド判別回路と、入力信号の水平走査線の走査線 数を変換する走査線数変換回路と、前記走査線変換回路 の出力を1水平期間遅延させる第1の遅延器と、前記第 1の遅延器の出力を1水平期間遅延させる第2の遅延器 と、前記同期信号分離回路の出力から走査線変換後の水 平同期信号および垂直同期信号を作成する同期信号発生 同路と、前記タイミング発生回路と連動して走査線変換 に用いるためのパルスおよび垂直内挿係数を発生させる タイミング発生回路と、前記タイミング発生回路の出力 に応じて前記第1、第2の遅延器の出力から信号を内挿 する補間回路と、入力信号の形式に応じて前記同期信号 発生回路およびタイミング発生回路のリセット信号を制 御する制御回路を備えたことを特徴としており、偶数フ ィールドと奇数フィールドで信号を内挿するための垂直 内挿係数を変えることで垂直解像度の劣化を防ぎつつ、 同期信号発生回路のリセットは毎フィールドごとに行 い、タイミング発生回路のリセットは毎フレームごとに 行うことで入力信号の同期乱れにも安定した出力を供給 できるという作用を有する。

【0016】本発明の請求項5に記載の走査線変換装置 は、入力信号の水平同期信号および垂直同期信号を検出 する同期分離回路と、入力信号のフィールドを判別する フィールド判別回路と、入力信号の水平走査線の走査線 数を変換する走査線数変換回路と、前記走査線変換回路 の出力を1水平期間遅延させる第1の遅延器と、前記第 1の遅延器の出力を1水平期間遅延させる第2の遅延器 と、前記同期信号分離回路の出力から走査線変換後の水 平同期信号および垂直同期信号を作成する同期信号発生 回路と、入力信号の信号形式がインターレースかノンイ ンターレースなのか判別するインターレース判別回路 と、前記タイミング発生回路およびインターレース判別 回路と連動して走査線変換に用いるためのパルスおよび 垂直内挿係数を発生させるタイミング発生回路と、前記 タイミング発生回路の出力に応じて前記第1、第2の遅 延器の出力から信号を内挿する補間回路と、入力信号の 形式に応じて前記同期信号発生回路およびタイミング発 生回路のリセット信号を制御する制御回路を備えたこと を特徴としており、入力信号がインターレースの場合は 偶数フィールドと奇数フィールドで信号を内挿するため の垂直内挿係数を変えることで垂直解像度の劣化を防ぎ つつ、同期信号発生回路のリセットは毎フィールドごと に行い、タイミング発生回路のリセットは毎フレームご とに行い、ノンインターレースの場合は毎フィールドご とに同期信号発生回路とタイミング発生回路のリセット を行うことで入力信号の同期乱れにも安定した出力を供 給できるという作用を有する。

【0017】本発明の請求項6に記載の走査線変換装置

6

は、入力信号の水平同期信号および垂直同期信号を検出 する同期分離回路と、入力信号のフィールドを判別する フィールド判別回路と、入力信号の水平走査線の走査線 数を変換する走査線数変換回路と、前記走査線変換回路 の出力を1水平期間遅延させる第1の遅延器と、前記第 1の遅延器の出力を1水平期間遅延させる第2の遅延器 と、前記同期信号分離回路の出力から走査線変換後の水 平同期信号および垂直同期信号を作成する同期信号発生 回路と、入力信号の信号形式がインターレースかノンイ ンターレースなのか判別するインターレース判別回路 と、前記タイミング発生回路およびインターレース判別 回路と連動して走査線変換に用いるためのパルスおよび 垂直内挿係数を発生させるタイミング発生回路と、前記 タイミング発生回路の出力に応じて前記第1、第2の遅 延器の出力から信号を内挿する補間回路と、入力信号の 形式に応じて前記同期信号発生回路およびタイミング発 生回路のリセット信号を制御する制御回路と、入力信号 の垂直同期信号に同期して同期信号発生回路およびタイ ミング発生回路の各種出力パルスを強制的に初期化する ことができる機能を備えたことを特徴としており、偶数 フィールドと奇数フィールドで信号を内挿するための垂 直内挿係数を変えることで垂直解像度の劣化を防ぎつ つ、非標準信号に対しても安定した出力を供給できると いう作用を有する。

【0018】 (実施の形態1)以下に、本発明の一実施の形態について、図1、図2、図3、図4を用いて説明する。

【0019】図1において、1は同期分離回路、2はフィールド判別回路、3は走査線数変換回路、4は走査線数変換回路3の出力を1水平期間遅延させる第1の遅延器、5は遅延器4の出力を1水平期間遅延させる第2の遅延器、6は同期信号発生回路、7はタイミング発生回路、8は補間回路である。図2は垂直補間の動作を示した動作原理図、図3はインターレース信号における垂直補間の様子を示した図である。図4はタイミング発生回路の内部構成を示した図であり、図4においてはタイミング発生回路7の内部構成を示した図であり、27は選択器である。

【0020】入力ビデオ信号を同期分離回路1に入力し、水平同期信号(Hsync)および垂直同期信号(Vsync)を分離して出力する。分離された同期信号を基にフィールド判別回路2で現在のフィールドが偶数フィールドか奇数フィールドなのかを、例えばHsyncとVsyncの位相関係をみることで判別し出力する。

【0021】また同期信号発生回路6では入力信号のHsyncとVsyncをもとに液晶パネルモジュールを駆動するのに必要な走査線数変換後の同期信号、例えば水平同期信号(HS)、垂直同期信号(VS),イネーブル信号(EN)等のパルスを作成する。同期信号発生

回路6の内部構成としては、例えばHsyncをもとに PLLでドットクロックを再生してそのクロックをカウンターで分周してHS、VS等を作成する。

【0022】走査線数変換回路3は入力ビデオ信号の水平周波数を変換して出力する。走査線数変換回路3では、例えば従来例で述べた縮小の例と同様に水平期間におけるサンプル数の変換を行う。走査線数が変換された信号は遅延器4、遅延器5に入力されて図2のごとく出力される。遅延器4から出力された信号と、遅延器5から出力された信号は、補間回路8に入力され、補間回路8で垂直方向に信号を補間して出力する。図2の例では走査線数を2倍にする場合は遅延器4と遅延器5の出力をタイミング発生回路7で算出する係数に応じて補間する。

【0023】ところで入力信号がNTSCのようなイン ターレース信号の場合は、図3 (a) のように送出側は 原信号がプログレッシブのような信号の場合は、奇数フ ィールド (o)、偶数フィールド (e) にわけて送出す る。ここで白丸は輝度が高い信号を表し、黒丸は輝度が 低い信号を表す。こうして送出されたいんたインターレ ース信号は受像側でそれぞれ偶数フィールドまたは奇数 フィールドごとに補間処理されて表示される。従来の例 を図3 (c) において示す。偶数フィールド、奇数フィ ールドごとに補間された走査線(二重丸で示す)は、変 換後信号 (ノンインターレース) はフィールドメモリを 使用せずに、FIFOを使用して補間を行い走査線変換 を行った例である。奇数フィールド(o)の1ラインと 2ラインの中間にラインが補間されている。走査線数を 2倍に変換するため補間係数は0.5となり、1ライン 目と2ライン目の平均が補間ラインの信号値となる。こ の例では1ラインが輝度が低く、2ラインが輝度が高い。 ため補間ラインは中間輝度となっている。同様に偶数ラ イン (e) も補間され走査線数が2倍となる。

【0024】一般に基準カウンター20は任意の分周比 を設定できるようにすることでNTSC以外にもPAL など様々な信号に対応できるようにするためにVsyn cでリセットをかける必要がある。このとき奇数フィー ルドと偶数フィールドともに垂直同期信号Vsyncを 基準として補間のタイミング、係数を作成することから フィールドごとにずれを生じる。よって奇数フィールド 40 /偶数フィールド合わせた信号は液晶パネルで見た場 合、視聴者の目にはその応答特性から各フィールドを積 分した値となる。それを表したのが図3(c)の変換後 信号 (ノンインターレース変換) の f であり、原信号は 輝度が低い信号1に対して高い信号2という周波数で変 化しているのに対して変換後は輝度が低い(中間輝度) 3に対して、輝度が高い部分3と低い周波数の変化とな っている。送出側からの信号がノンインターレースの場 合は良いが、インターレースの場合は図3(c)のよう に垂直解像度が劣化している。

8

【0025】本発明の走査線変換装置において、偶数フィールドの補間係数のみに0.5のオフセットをつける。奇数フィールドが0、0.5、0,0.5...と補間係数が基準カウンターで作成されるのに対して偶数フィールドは0.5、0,0.5...とする。その場合は変換後(インターレース変換)のeで示すように補間される。そのため、実際の液晶パネルで見た信号はfとなり、輝度が高い(中間輝度)信号2に対して輝度が低い(中間輝度)信号1原信号と同じような周波10数の変化が得られる。

【0026】なお、図3での信号の輝度のレベルは図中の丸の色の濃さ(白丸が輝度が高く、黒丸に近づくに従って輝度が低い)で表している。

【0027】図4に示すタイミング発生回路の内部構成図のようにフィールド判別結果をもとに∑SH回路の加算器23をオフセットを選択器27で選択する。奇数フィールドの時は選択器27で0を選択し、偶数フィールドの時は選択器27でオフセット値を選択する。オフセット値は縮小率の逆数を示すSHに0.5を乗じた数である。

【0028】以上の構成により偶数フィールドと奇数フィールドとの補間係数にオフセットがつき、あたかもインターレスしているような補間後の信号を得ることができる。

【0029】かかる構成によれば、偶数フィールドと奇数フィールドで信号を内挿するための垂直内挿係数を変えることで垂直解像度の劣化を防ぐことができる。

【0030】(実施の形態2)つぎに、本発明の別の一 実施の形態について、図5、6を用いて説明する。

【0031】なお、前述した実施の形態と同じ構成については同じ符号を用い、説明を省略する。

【0032】図5において、9は同期分離されたVsyncをもとに同期信号発生回路6、タイミング信号発生回路7を制御する制御回路である。図6は制御回路の内部構成の一例を示し、図6において28はAND回路である。実施の形態1では奇数フィールドと偶数フィールドごとにVsyncでリセットをかける構成であったが、実施の形態2ではタイミング発生回路7のリセットは毎フィールドごとではなく毎フレームごととする。ロレームごとにリセットをかけるため、補間係数にオフセットを与えるのとしまたの形態1と同じく毎フィールドごとに行う。

【0033】かかる構成によれば、非標準信号入力時など入力の同期が正規でなくても、液晶パネルを駆動させる各種パルスは入力信号に同期しており、安定な画像を得ることができつつ、実施の形態1と同じく垂直解像度の劣化を防ぐことができる。

q

【0034】(実施の形態3)つぎに、本発明の別の一 実施の形態について、図7、8を用いて説明する。

【0035】なお、前述した実施の形態と同じ構成については同じ符号を用い、説明を省略する。

【0036】図7において、10は入力信号がインターレースかノンインターレースか判定を行うインターレース判別回路である。図8は本実施の形態の制御回路の内部構成を示すもので、図8において29は選択器である。インターレース判別回路は、例えばインターレースの場合はフィールド判別の結果が奇数フィールドと偶数フィールドが交互に判別されるが、ノンインターレースの場合は常に奇数フィールドと判別されることにより、複数フィールドにわたってフィールド判別回路の結果を監視することでインターレース/ノンインターレースの判別ができる。

【0037】入力信号がインターレースの場合は実施の 形態2と同じくタイミング発生回路のリセットは毎フレームで行うよう選択器29はAND回路28の出力を選 択する。入力信号が例えばゲーム機などのようにノンインターレース信号の場合は毎フィールドごとにリセット を行うため選択器29は入力Vsyncを選択する。かかる構成によれば、入力信号に応じて最適な垂直補間が できる。

【0038】 (実施の形態4) つぎに、本発明の別の一 実施の形態について図9の同期信号発生回路の内部構成 図を用いて説明する。

【0039】図9において、11はカウンター、12は 第1の比較器、13は第2の比較器、14はインバー タ、15は第1のAND回路、16は第2のAND回 路、17は第1のOR回路、18は第2のOR回路、1 9はRS-FFである。

【0040】図9の同期信号発生回路はVSを発生させる例を述べたものである。入力されたHS信号はカウンター11にCHSの数をカウントされる。カウントされた値(10bit)は比較器12、13で設定されたスタートライン値、エンドライン値と比較され、一致パルスを出力する。一致パルスはRS-FF(リセット/セットフリップフロップ)でVS信号を発生する。

【0041】例えばスタートライン10、エンドライン30の場合は10ラインから30ラインまでが"H"レベルのパルスを出力することになる。このとき、OR回路17、18では入力Vsync期間(この場合は正極性)で強制的にVSをセットもしくはリセットを行う。インバータ14、AND回路15、16でセット/リセットの選択を行う。すなわちS/Rが"H"レベルのときはセットとなる。これは例えば入力信号がNTSCの非標準信号でライン数が260ライン/フィールドしかない場合、走査線を2倍に変換すると520ラインとなる。液晶パネルに与えるVSが標準信号の場合にHSが495ラインから525ラインまで30ライン幅の設定

10

としていたときは、上記強制セット/リセット回路を形成するOR回路17、18がない場合は、カウンター10カウント値は $1\sim520$ しかとらず、エンドラインとなる525という値を取り得ない。そのためVSは常にセット状態となってしまう。このため非標準信号の場合は強制的に入力Vsyncに応じて、上記例ではリセットを行うと、VSが495ラインから520ラインでのパルス幅を発生することができる。上記例ではVSの場合をのべたが、その他のパルス全てに同様のことが言える。

【0042】かかる構成によれば、入力信号が非標準信号の場合でも安定な各種パルスを発生することができ、 最適な垂直補間ができる。

[0043]

【発明の効果】以上のように、本発明の走査線変換装置 によれば、入力信号の水平同期信号および垂直同期信号 を検出する同期分離回路と、入力信号のフィールドを判 別するフィールド判別回路と、入力信号の水平走査線の 走査線数を変換する走査線数変換回路と、前記走査線変 換回路の出力を1水平期間遅延させる第1の遅延器と、 前記第1の遅延器の出力を1水平期間遅延させる第2の 遅延器と、前記同期信号分離回路の出力から走査線変換 後の水平同期信号および垂直同期信号を作成する同期信 号発生回路と、入力信号の信号形式がインターレースか ノンインターレースなのか判別するインターレース判別 回路と、前記タイミング発生回路およびインターレース 判別回路と連動して走査線変換に用いるためのパルスお よび垂直内挿係数を発生させるタイミング発生回路と、 前記タイミング発生回路の出力に応じて前記第1、第2 の遅延器の出力から信号を内挿する補間回路と、入力信 号の形式に応じて前記同期信号発生回路およびタイミン グ発生回路のリセット信号を制御する制御回路と、入力 信号の垂直同期信号に同期して同期信号発生回路および タイミング発生回路の各種出力パルスを強制的に初期化 することができる走査線変換装置を提供することが可能 となる。

【図面の簡単な説明】

【図1】本発明の実施の形態1における走査線変換装置の回路図

【図2】同走査線変換装置の動作を示した動作原理図

【図3】同走査線変換装置の垂直補間を説明する図

【図4】同走査線変換装置のタイミング発生回路の一例 を示す図

【図5】本発明の実施の形態2における走査線変換装置の回路図

【図6】同走査線変換装置の制御手段の一例を示す回路 図

【図7】本発明の実施の形態3における走査線変換装置 の回路図

) 【図8】同走査線変換装置の制御手段の一例を示す回路

11

図

【図9】本発明の走査線変換装置の同期信号発生装置の 一例を示す図

【図10】従来の走査線変換装置を示す図

【図11】従来の走査線変換装置における内挿縮小動作

図

【符号の説明】


- 1 同期分離回路
- 2 フィールド判別回路
- 3 走查線数変換回路
- 4 遅延器1
- 5 遅延器 2
- 6 同期信号発生回路

*7 タイミング発生回路

- 8 補間回路
- 9 制御回路
- 10 インターレース判別回路
- 11 カウンター
- 12 比較器1
- 13 比較器2
- 14 インバータ
- 15 AND回路1
- 10 16 AND回路2
 - 17 OR回路1
 - 18 OR回路2
- 19 SR-FF

【図1】

4,5 遅延器




【図2】


#1 #1+#2 #2 #2+#3 #3

【図9】

- 14 インバータ
- 15 AND回路1 16 AND回路2
- 17 OR回路1
- 18 OR回路2
- 19 SR-FF




【図3】




【図4】

7 タイミング発生回路




【図6】

偶数 H 奇数 L




【図5】

4,5 遅延器




【図7】

4,5 遅延器




【図8】


偶数 H 奇数 L




【図10】



【図11】





フロントページの続き

(72)発明者 進藤 嘉邦 大阪府茨木市松下町1番1号 株式会社松 下エーヴィシー・テクノロジー内